dlaczego FDG901D (sterownik mosfet p) nie może prowadzić mosfet FDN360P

E

EDA_hg81

Guest
I spróbuj Sparan 3 kontrolować FDG901D (wejście logiczne jest 3.3V CMOS) do jazdy FDN360P. Dlaczego to nie działa? co to jest możliwe przyczyny? Dzięki
 
Możesz pokazać schemat i opisać, jakie sygnały nie działają?
 
Cała idea polega na wykonywanie zasilanie i moc off sekwencji. Użyj FDN360P jako przełącznik po podłączeniu drenażu i źródło FDN360P przenieść DC 12V od źródła do drenu FDN360P za umożliwienie inny procesor zasilania. Gdy wciskam przycisk, FPGA będzie wysoko (3.3V LVTTL) na pin logicznego FDG901D następnie FDG901D zamierza włączyć FDN360P kontrolując bramę FDN360P. Mam podłączony VDD z FDG901D do 12 V i przechowywane pływające pin zabił. Problem jest, gdy cały system jest włączony, odpływ FDN360p już jest 12V, zanim jeszcze wcisnąć przycisk. Jakie są możliwe przyczyny? Z góry dziękuję. Oto adres URL na schemacie: http://images.elektroda.net/70_1183047159.jpg
 
Jeśli MOSFET jest "ON", jak mówisz to wtedy brama urządzenia ma dość napięcia obecne, aby go włączyć. Szukały na przełomie sprawie charakterystyki MOSFET używasz, czy są one zgodne z wyjściem sterownika, jak masz to skonfigurowane. Może trzeba kontrolować dv / dt kierowcy zamiast pozwolić jej pływać. E
 
Jestem naprawdę nowego do analogowych rzeczy. I tylko zaznaczone napięcia progowego Gate. Pozwolisz wiedzieć jakie inne Charakterystyki elektryczne powinien sprawdzić? Dzięki.
 
Witam, na FDG901D maksymalne napięcie zasilania jest tylko 10V. W Twoim schemacie używasz 12V. Być może jest to błąd w rysunku lub chip allready ma. Czy jest jakiś powód, dla którego nie używasz zwykłego tranzystora i niektóre rezystory? Jeśli jest to kwestia miejsca można spojrzeć na rezystor tranzystorów wyposażone jak PDTC115ET. Również dla FET, jeśli chcesz korzystać z innego typu, należy zachować ostrożność. Niektóre z ostatnich Fairch. FET mieć max. Napięcie GS z 7V. Przekroczenie tego napięcia może distroy Twój FET. Pozdrawiam
 
Jako wynalazca (y) zasugerował, 12V może być uszkodzony FDG901D przekroczeniem absolutną maksymalną VDD ocenę 10V. Patrz strona 1 w arkuszu danych. Zakładając chip przeżył, to może jesteś pomiaru 12V na wyjściu po prostu dlatego, wyjście nie ma ładunku, a tranzystor ma małą ilość wycieku po "OFF". Próby podłączenia obciążenia, takie jak od 1K rezystor omowy odpływu do ziemi. Jeśli to nie pomoże, to co można zmierzyć napięcia na bramie tranzystora, gdy sygnał FPGA włącza się i wyłącza?
 
Może masz rację. Zauważyłem to od zasilacza używam tylko może mi dać 12 V i chcę wziąć szansę. podziękować swoje wszystkie propozycje. Muszę go zmienić na 10 V, aby spróbować ponownie. Miłego weekendu. [Size = 2] [color = # 999999] Dodano po 1 godzin 7 minut: [/color] [/size] Ja testowałem tego obwodu przy 10V. Ja też dowiedziałam się, że logika Min HIGH napięcia wejściowego FDG901D wynosi 75% VDD, oznacza to wejście logiczne jest co najmniej 7.5V. Użyłem dwa zasilacze ustawić dwa wymaganych napięć. Poniżej zamieszczono wyniki. Kiedy zasilanie wejście logiczne jest off: wyjście odpływ FDN360P jest 10V napięcia bramy 10V Kiedy zasilanie jest włączone wejście logiczne (potrzeba 8 mS być stabilny): wyjście jest odpływ FDN360P 0V Napięcie bramka jest 0V Nie mogę znaleźć żadnych wymogów dotyczących wejścia logicznego świadomości czasu. Wygląda FDN360P działa, ale nie w pełnym zakresie. Ale sposób 7,5 V wejście logiczne nie jest odpowiedni dla FPGA, możesz mi pomóc znaleźć kanału sterownika P MOSFET, który może zaakceptować 3.3V logikę i tolerują 12V zasilanie? Dzięki.
 
Witam, tak jak napisałem wcześniej. Spójrz na rezystor wyposażonych tranzystorów. Dla własnego obwodu, PDTC115ET będzie dobrze. Poniżej jest schematycznie. R23 jest 220K. Należy pamiętać, że rezystory wewnątrz RET (PDTC114ET) w tym obwodzie nie są 100K + 100K jak PDTC115ET. I rzeczywiście max. Ocena dostawa FDG901 jest 10V. Ale przy 10V nigdy nie dotrzeć logika wysoko z 3.3V napędu. To ma działać pomiędzy 2,7 ​​i 6V.
 
dziękuję bardzo za pomóc. Mam zamiar spróbować w przyszłym tygodniu. Have a nice weekend.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top