dlaczego Brama Hrabia różnica

E

eda_wiz

Guest
Witam, Kiedy syntezy tego samego rtl kod dla różnych asic bibliotek w leornad0. Dostaję różne liczy bramy. Czy ktoś wie dlaczego tak jest. tnx
 
Hi, numer bramy znaczy to, jak obliczyć? Ale można zapewnić, że jeśli używasz różnych lib odlewni, wynik powinien być inny, ponieważ komórki lib dostarczyć jest inny.
 
hi, HDL jest sysnthezised do gatelevel netlist przez narzędzie. Używamy różnych odlewni biblioteki tak, że może być wykonane z różnych technologii procesu. Ale czy brama liczyć naprawdę zmienić? :) Proszę mnie poprawić jeśli się mylę tnx
 
Porównaj te dwie biblioteki poznacie wyniki powinny być różne. Wszystkie bramy "czas, miejsce ... są różne i nie wiesz, jak narzędzia syntezy rozwiązania pakowania w worki problemu ...
 
hi, komponenty w bibliotece jest dostawcą zależy, więc jest wynikiem syntezy.
 
różnych bibliotek może obejmować różne elementy, ex, w bibliotece: NAND2 jest zawarty w Bibliotece B: NAND2 nie jest wliczony w projekcie można użyć dużo NAND2 bramy, gdy NAND2 bramy są mapowane do docelowej biblioteki, do biblioteki: syntezator wystarczy użyć NAND2 bramę do B Biblioteka: syntezator może korzystać NAND3/NAND4 do wdrożenia NAND2 w projekcie. Kiedy obliczyć liczbę bramek, teraz uzyskać różne wyniki. Powodzenia
 

Welcome to EDABoard.com

Sponsor

Back
Top