Czy Verilog-A być syntetyzowane

D

davyzhu

Guest
Hello, Kocham Verilog i VHDL-AMS może być syntetyzowane jak Verilog, czy jest to tylko do symulacji? I czy analogowy i projektantów układ analogowy z nim teraz? I zauważyłem, że RF wysokiej freq obwód jest gorący teraz-a-dni, może Verilog-A do tego zadania? Którzy go należy podać propozycje. Dzięki! BTW, książki o nazwie "Designer Guide to VHDL-AMS" może być formularz do pobrania http://www.designers-guide.com/Books/dg-vams/index.html :) Davy
 
Analogowe / RF projektanci układu nie lubią język programowania, takich jak VHDL, Verilog, nawet Verilog-A/AMS analogowych, ale wolą rysowania symulacji - Simulink, ADS do weryfikacji systemu. Nigdy nie słyszałem Verilog-A mogą być syntetyzowane teraz, ale niektóre Companys EDA atakują ten cel.
 
Verilog-A jest tylko dla modelu symulacyjnego w mieszanych konstrukcji
 
Pewnie, nie. Jest on stosowany do modelowania urządzeń analogowych.
 
Verilog-A jest przydatna we współpracy symulacji. po jednoczesnym symulacji, należy wymienić Verilog-A z prawdziwym bloku analogowego. więc jest to do sprawdzenia analogowe specyfikacji bloku, nie dla syntezy. [Size = 2] [color = # 999999] Dodano po 57 sekund: [/color] [/size] Verilog-A jest przydatna we współpracy symulacji. po jednoczesnym symulacji, należy wymienić Verilog-A z prawdziwym bloku analogowego. więc jest to do sprawdzenia analogowe specyfikacji bloku, nie dla syntezy.
 
Widziałem ludzi, którzy próbują zautomatyzować układu za pomocą Verilog-A na niewielką skalę. Jeśli to sythesis z Verilog-A potem będzie. Wierzę, że w starej dobrej obsługi i układ laborius mojej konstrukcji.
 
u nie może zautomatyzować syntezy układów analogowych / rf, ponieważ ich konstrukcja nie jest systemetic jak cyfrowe
 
Hello, Kocham Verilog i VHDL-AMS może być syntetyzowane jak Verilog, czy jest to tylko do symulacji? I czy analogowy i projektantów układ analogowy z nim teraz? I zauważyłem, że RF wysokiej freq obwód jest gorący teraz-a-dni, może Verilog-A do tego zadania? Którzy go należy podać propozycje. Dzięki! BTW, książki o nazwie "Designer Guide to VHDL-AMS" może być formularz do pobrania http://www.designers-guide.com/Books/dg-vams/index.html :) Davy
 
Analogowe / RF projektanci układu nie lubią język programowania, takich jak VHDL, Verilog, nawet Verilog-A/AMS analogowych, ale wolą rysowania symulacji - Simulink, ADS do weryfikacji systemu. Nigdy nie słyszałem Verilog-A mogą być syntetyzowane teraz, ale niektóre Companys EDA atakują ten cel.
 
Verilog-A jest tylko dla modelu symulacyjnego w mieszanych konstrukcji
 
Pewnie, nie. Jest on stosowany do modelowania urządzeń analogowych.
 
Verilog-A jest przydatna we współpracy symulacji. po jednoczesnym symulacji, należy wymienić Verilog-A z prawdziwym bloku analogowego. więc jest to do sprawdzenia analogowe specyfikacji bloku, nie dla syntezy. [Size = 2] [color = # 999999] Dodano po 57 sekund: [/color] [/size] Verilog-A jest przydatna we współpracy symulacji. po jednoczesnym symulacji, należy wymienić Verilog-A z prawdziwym bloku analogowego. więc jest to do sprawdzenia analogowe specyfikacji bloku, nie dla syntezy.
 
Widziałem ludzi, którzy próbują zautomatyzować układu za pomocą Verilog-A na niewielką skalę. Jeśli to sythesis z Verilog-A potem będzie. Wierzę, że w starej dobrej obsługi i układ laborius mojej konstrukcji.
 
u nie może zautomatyzować syntezy układów analogowych / rf, ponieważ ich konstrukcja nie jest systemetic jak cyfrowe
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top