Czy mogę symulować Verilog i kodu C jednocześnie?

[vsrpkumar]

Zaprojektowałem pierwszej kolejności filtr IIR w Verilog z pływającym coefficients.I punkt piszę odpowiednik code.What C moich wątpliwości jest to możliwe, aby symulować zarówno Verilog i kodu C jednocześnie z wektorów badania określonego w Verilog testu bench.I myślę, że będzie być rozwiązanie tego case.I używam ncverilog kompilator i kompilator gcc

 

[uday_das]

Myślę, że można. Zamiast bezpośrednio piśmie wektorów testu wewnątrz Verilog testbench, zapisać je w pliku. Txt. Następnie można odczytać te pliki. Txt przez Verilog plik I / O, która staje się standardem w Verilog 2001 roku. Model C powinny także tych. Pliku txt w pliku operacji I / O w C i wykonać algorytm IIR. Dużo firma w branży w ten sposób. Nawet teraz kolejne równoważności kontroli jest możliwe między algorytm C i HDL przez SLEC narzędzie Calypto i Przemysłu jest używany.

 

[aji_vlsi]

[Quote = vsrpkumar] I zaprojektowane pierwszej kolejności filtr IIR w Verilog z pływającym coefficients.I punkt piszę odpowiednik code.What C moich wątpliwości jest to możliwe, aby symulować zarówno Verilog i kod C jednocześnie z wektorów badania określonego w ławce Verilog testu . Myślę, że będzie rozwiązanie tego case.I używam kompilatora ncverilog i kompilator gcc [/quote] Tak, można, poszukaj w dokumentacji ncverilog PLI. Pozdrawiam Ajeetha, CVC www.noveldv.com

 

[sumit_techkgp]

Proszę używać PLI / VPI / DPI z wszystkich buforów jako wskaźniki przeszedł przez interfejs. Można bardzo dobrze zrobić. Najlepszym sposobem jest użycie SystemC testbench. Sumit