Czy można zaprojektować LDO z max 50mV napięcia przerywania?

[sjamil02]

Witam wszystkich, Czy można zaprojektować LDO o napięciu przerywania z 50mV? Średni prąd obciążenia wynosi około 10mA, a to może szczyty tak wysokie, jak 50mA. Regulowane napięcie jest dostarczenie do cyfrowego obiegu i VCO. Obawiam się, że bez regulacji, hałas i aktualne zmiany obniża wydajność obwodu cyfrowego i VCO szybkość. Jeśli mogę użyć pasywnego filtra, obszar będzie zbyt duża. Zewnętrznego zasilania wynosi 1V + -10% i vreg celem jest 0.95V-0,9 V. Każda odpowiednia topologia regulator? Thanks in advance sj

 

[keith1200rs]

Nie widzę, dlaczego nie należy zaprojektować jeden z 50mV porzucaniu. Zrobiłem jeden kilka lat temu z 35mV porzucaniu. Patrząc na moich notatek był to tylko ograniczona przez wielkość PMO użyłem - Większy PMO = mniejszy porzucił. Keith.

 

[sjamil02]

Cheers Keith.

 

[keith1200rs]

Dwie rzeczy, na które trzeba uważać to stabilność i upewnij się, że wystarczy zakres pracy we wzmacniaczu zwrotnego. Moje wstępne pomysły obiegu wypadł zbyt wcześnie, myślę, że i mój końcowy układ stosowany składaną wzmacniacz sprzężenia zwrotnego kaskody. Keith.

 

[erikl]

... ograniczona jedynie wielkością PMO

z W / L = 11000 LDPMOS (miał stanąć 28V) dostaliśmy WC napięcia awarią o 140mV znakiem @ 10mA i 4.5V.

 

[keith1200rs]

Wow, to jest duże. Mój projekt był na 0.8um i został zaprojektowany do 1 mA ciągły którym udało się

 

[erikl]

To była cena za 35V LD PMO. I jeszcze z lmin = 2.6μm w 180nm procesie!