Czy Encounter RTL SystemVerilog wsparcie kompilatora?

[VitalyM4]

Cześć!

Czy Encounter RTL SystemVerilog wsparcie kompilatora do syntezy?
Czy jest to możliwe do wykorzystania SV w nowe projekty?Obsługuje również narzędzia Cadence?
Czy muszę Posibility do mieszanych symulacji?

Thx

 

[aji_vlsi]

VitalyM4 napisał:

Cześć!Czy Encounter RTL SystemVerilog wsparcie kompilatora do syntezy?

Czy jest to możliwe do wykorzystania SV w nowe projekty?
Obsługuje również narzędzia Cadence?

Czy muszę Posibility do mieszanych symulacji?Thx