Czy ASIC realizowane w SOI lepiej niż luzem

S

SC3K01

Guest
Witam, słyszałem, że niektóre procesory są realizowane w procesie SOI. Czy jest to dobre podejście do wdrożenia ASIC w procesie SOI?
 
Tylko wtedy, gdy się wycieku stanu jest zbyt wysoka do zniesienia. SOI jest najlepsza do 90 nm i poniżej dla dużych projektów, jak straty mocy w standardzie CMOS podejścia potrzeba dla jednego nucear elektrowni na procesor. Intel zaczyna sobie z tego sprawy, podczas gdy AMD jest już za pomocą SOI (myślę). Również, jeśli potrzebujesz naprawdę małej mocy CMOS następnie SOI jest opcja. Ale to jest droższe niż CMOS, a także, ponieważ większość tranzystorów są izolowane przez dwutlenek krzemu (od podłoża) ciepła i ciepłej rozpraszanie elektronów zbiorczej może być problem.
 
drodzy SOI jest dobre dla małej mocy projektowania CMOS, jak przezwyciężyć wiele istotnych kwestii jak latchup, zużycie energii statycznej itp. lepiej jest zmniejszyć Vdd pracy, ponieważ pokazuje następujące właściwości 1. że wykazuje zmniejszoną źródła i drenażu do pojemności podłoża z powodu elemination węzła std z BULK MOSFET. 2.as tranzystory są całkowicie odizolowane od siebie nie wykazują efekt BODY, że zmniejsza bieżącym dysku w sterach devices.also nie są one poddawane CMOS LATCHUP. 3.as ciała pływaków to kilka potencjalnych brama prowadzi do większego ON / OFF wskaźnik bieżącej płynności niż BULK MOSFET. nadzieję, że to wyjaśnia.
 
Witam, słyszałem, że niektóre procesory są realizowane w procesie SOI. Czy jest to dobre podejście do wdrożenia ASIC w procesie SOI?
 
Tylko wtedy, gdy się wycieku stanu jest zbyt wysoka do zniesienia. SOI jest najlepsza do 90 nm i poniżej dla dużych projektów, jak straty mocy w standardzie CMOS podejścia potrzeba dla jednego nucear elektrowni na procesor. Intel zaczyna sobie z tego sprawy, podczas gdy AMD jest już za pomocą SOI (myślę). Również, jeśli potrzebujesz naprawdę małej mocy CMOS następnie SOI jest opcja. Ale to jest droższe niż CMOS, a także, ponieważ większość tranzystorów są izolowane przez dwutlenek krzemu (od podłoża) ciepła i ciepłej rozpraszanie elektronów zbiorczej może być problem.
 
drodzy SOI jest dobre dla małej mocy projektowania CMOS, jak przezwyciężyć wiele istotnych kwestii jak latchup, zużycie energii statycznej itp. lepiej jest zmniejszyć Vdd pracy, ponieważ pokazuje następujące właściwości 1. że wykazuje zmniejszoną źródła i drenażu do pojemności podłoża z powodu elemination węzła std z BULK MOSFET. 2.as tranzystory są całkowicie odizolowane od siebie nie wykazują efekt BODY, że zmniejsza bieżącym dysku w sterach devices.also nie są one poddawane CMOS LATCHUP. 3.as ciała pływaków to kilka potencjalnych brama prowadzi do większego ON / OFF wskaźnik bieżącej płynności niż BULK MOSFET. nadzieję, że to wyjaśnia.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top