Cztery Dimensional Array w Verilog

[kumar_eee]

Czy ktoś może mi wyjaśnić ok. cztery dimesional tablic (Verilog )?... Np.: reg [1023:0] abc [07:00] [07:00] 07:00] 07:00]

 

[maziar]

w Verilog myślę, że nie można korzystać z wielu wym. tablicy nie zapomnij veilog jest HDL nie cpu języku wysokiego poziomu, takich jak Pascal lub C ....

 

[echo47]

Tablice wielowymiarowe są w porządku Verilog 2001, ale nie Verilog 1995 roku. Jednakże, pominięto kilka znaków: reg [1023:0] abc [07:00] [07:00] [07:00] [07:00] Dwa problemy praktyczne: 1. Niektóre narzędzia syntezator twierdzą, Verilog 2001 kompatybilności, ale nadal nie przyjmuje tablice wielowymiarowe. 2. Twoja tablica ma 4 bilionów bitów. Powodzenia nawet symulację tego!