S
Seeya
Guest
Kiedy projektanci omówienia problemów związanych z integracją w system-on-chip, jest mówić ogólnie o złożonych funkcjonalnych bloków logicznych, rdzeni procesora, pamięci setki przypadków i tym podobne.Jeśli I / O zostanie omówione w ogóle, to zazwyczaj jako refleksja.Stronniczości, że mogą mieć wady, zwłaszcza jeśli I / O topologii nie jest starannie poprzez podczas planowania podłogi lub jeśli wpływu na opuszki pierścień na mocy dystrybucji i konsumpcji nie był przewidywany.
Ale kiedy w SoC pytanie jest wysoka przepustowość przełączania-chip, całkowita szerokość pasma wymaga I / O podkładki można ogromne.I / O sobie bloki mogą być najważniejsze zewnętrznych własności intelektualnej w zakresie projektowania i wszystko może zależeć od ich skutecznej integracji na chipie.
To było z pewnością w przypadku Internetu Maszyny produkowane w SE200 przełącznik chip.Urządzenie jest oparte na pamięci 64-w-64-port nonblocking poprzeczka, obsługa danych o łącznej wysokości do 200 Gbits / sekundę.Aby to zrobić, urządzenie wymaga 64 przypadkach o 3-Gbit / s I / O portu.
IM licencjonowanych szeregowy komórek z wbudowanym serializer / deserializer (serdes) z Rambus
Inc To natychmiastowego rozwiązania problemu pin elektroniki, ale to był dopiero początek procesu integracji.
Po OD była licencjonowana, szereg kwestii musiały być rozpatrywane równolegle.Przy tych prędkościach, układ zezwala danych pomiędzy I / O i komórek łączących komórki na śmierć został wyraźnie niezbędne.To może być mniej oczywiste, że tego sygnału nie początku i na końcu umiera: Cała ścieżka, w tym obwodem pokładzie, bumps,
paczki i umrzeć, musiał być modelowane w celu zapewnienia integralności danych.
"Piętro planowania był poważny problem", powiedział dyrektor ASIC rozwoju Todd Khacherian."Musieliśmy miejsce 16 Rambus makra na śmierć, ale zostawić miejsce dla towarzyszących logiki, przełącznik tkaniny i inne I / Os. I musieliśmy ustalić bump konfiguracji, które zapewniają odpowiedni odstęp sygnału do szpilek. To wymaga bardzo kilka powtórzeń, aby uzyskać umiera,
paczki i wyżywienie dla wszystkich układów współpracować w celu spełnienia wymagań tych sygnałów. "
Nie było sygnału routingu tylko kwestia planu na poziomie podłogi.Moc i ziemia musi być zapewnione dla makr, wychowywanie kwestii ilu bumps byłyby potrzebne (pytanie związane szacuje, że obecne profile, pakiet Indukcyjność i wyżywienie), gdzie należy umieścić bumps (co oczywiście wpływa na sygnał lokowanie pytania) i ile oddzielenie byłaby konieczna.Na mocy trasy projektu zespół zdecydował się na poważne Overkill, tylko aby się upewnić.
Aby dać zespołowi więcej dźwigni w tym ostatnim obszarze, IM rozmieszczone parę broni.Jednym z nich była do korzystania z wewnętrznej kapacytancji z pakietu wroga sygnału integralności świadczenia dostaw oddzielenia.W innych było opracowanie własnego oddzielenia kondensator komórek używanych metal-1 do formularza skromnego wartość kondensatora.Komórki te zostały określone w dużej mierze pozostały miejsca po logiki komórki zostały umieszczone, ostatecznie obejmujących znaczną część całkowitej powierzchni umiera i dostarczanie sporo pomóc oddzielenie problemu.
Zamknij oczy na zegarzeInnym poważnym problemem dla każdego rodzaju synchronicznych I / O makra w tych prędkościach jest zegar routingu.Nie tylko istnieją oczywiste Pochylić kwestii, ale Rambus komórki ponownie, jak każdy z komórek bardzo szybko serdes-ma bardzo napięty specyfikacji odniesienia zegar denerwować."To się zegar dystrybucji naprawdę wielka sprawa", obserwuje IM Vice President inżynierii Chris Haywood.
Uwagi wydaje się opłacił, według starszego sprzętu projektant Tim Bakken."Wstępne wyniki w laboratorium w drganie i podaży hałasu wygląda dobrze. A przez sposób, neat narzędzi możemy dostać się do charakteryzujące Jitter są bardzo pomocne."
Wreszcie, projekt statusu jako jeden z pierwszych zastosowań odlewni Tajwan Semiconductor Manufacturing
Co to 130-nanometrów LV niskich k procesu przewidziane kilka interesujących momentów."Logika podstawowych prędkości wymaga tego procesu," powiedział Haywood."Ale były wystarczająco wcześnie [na to], że niektóre z modeli odlewniczych Spice nie dojrzały i Rambus komórce nigdy nie postrzegać pracy krzemu w ten proces przed. Mamy dwukrotnie sprawdzane wszystko i zakończyła się w budynku partii margines kiedy nie może być pewny. "
Niski-k opcja okazała się kwestia dwóch rodzajów.Na pozytywne strony, to pod warunkiem, dodaje margines trasy dużych prędkości sygnału ślady między Rambus komórek i komórek do nich mówił.Z drugiej strony istnieją wątpliwości dotyczące rzetelności niskich k materiału na śmierć dorównuje SE200."Byliśmy pushing rzeczy, a następnie z powrotem do" Khacherian powiedział.
Połączenie opieki overdesign, czystej sytuacji Rambus makr i Magma rozrządu napędzane miejsca i trasy wydają się być wykonane zadanie, ponieważ SE200 wygląda dobrze w laboratorium.Chipa stanowi ilustrację, że czasami znaczną część projektu przeznaczona jest zadanie, aby przejść do I / O.
Ale kiedy w SoC pytanie jest wysoka przepustowość przełączania-chip, całkowita szerokość pasma wymaga I / O podkładki można ogromne.I / O sobie bloki mogą być najważniejsze zewnętrznych własności intelektualnej w zakresie projektowania i wszystko może zależeć od ich skutecznej integracji na chipie.
To było z pewnością w przypadku Internetu Maszyny produkowane w SE200 przełącznik chip.Urządzenie jest oparte na pamięci 64-w-64-port nonblocking poprzeczka, obsługa danych o łącznej wysokości do 200 Gbits / sekundę.Aby to zrobić, urządzenie wymaga 64 przypadkach o 3-Gbit / s I / O portu.
IM licencjonowanych szeregowy komórek z wbudowanym serializer / deserializer (serdes) z Rambus
Inc To natychmiastowego rozwiązania problemu pin elektroniki, ale to był dopiero początek procesu integracji.
Po OD była licencjonowana, szereg kwestii musiały być rozpatrywane równolegle.Przy tych prędkościach, układ zezwala danych pomiędzy I / O i komórek łączących komórki na śmierć został wyraźnie niezbędne.To może być mniej oczywiste, że tego sygnału nie początku i na końcu umiera: Cała ścieżka, w tym obwodem pokładzie, bumps,
paczki i umrzeć, musiał być modelowane w celu zapewnienia integralności danych.
"Piętro planowania był poważny problem", powiedział dyrektor ASIC rozwoju Todd Khacherian."Musieliśmy miejsce 16 Rambus makra na śmierć, ale zostawić miejsce dla towarzyszących logiki, przełącznik tkaniny i inne I / Os. I musieliśmy ustalić bump konfiguracji, które zapewniają odpowiedni odstęp sygnału do szpilek. To wymaga bardzo kilka powtórzeń, aby uzyskać umiera,
paczki i wyżywienie dla wszystkich układów współpracować w celu spełnienia wymagań tych sygnałów. "
Nie było sygnału routingu tylko kwestia planu na poziomie podłogi.Moc i ziemia musi być zapewnione dla makr, wychowywanie kwestii ilu bumps byłyby potrzebne (pytanie związane szacuje, że obecne profile, pakiet Indukcyjność i wyżywienie), gdzie należy umieścić bumps (co oczywiście wpływa na sygnał lokowanie pytania) i ile oddzielenie byłaby konieczna.Na mocy trasy projektu zespół zdecydował się na poważne Overkill, tylko aby się upewnić.
Aby dać zespołowi więcej dźwigni w tym ostatnim obszarze, IM rozmieszczone parę broni.Jednym z nich była do korzystania z wewnętrznej kapacytancji z pakietu wroga sygnału integralności świadczenia dostaw oddzielenia.W innych było opracowanie własnego oddzielenia kondensator komórek używanych metal-1 do formularza skromnego wartość kondensatora.Komórki te zostały określone w dużej mierze pozostały miejsca po logiki komórki zostały umieszczone, ostatecznie obejmujących znaczną część całkowitej powierzchni umiera i dostarczanie sporo pomóc oddzielenie problemu.
Zamknij oczy na zegarzeInnym poważnym problemem dla każdego rodzaju synchronicznych I / O makra w tych prędkościach jest zegar routingu.Nie tylko istnieją oczywiste Pochylić kwestii, ale Rambus komórki ponownie, jak każdy z komórek bardzo szybko serdes-ma bardzo napięty specyfikacji odniesienia zegar denerwować."To się zegar dystrybucji naprawdę wielka sprawa", obserwuje IM Vice President inżynierii Chris Haywood.
Uwagi wydaje się opłacił, według starszego sprzętu projektant Tim Bakken."Wstępne wyniki w laboratorium w drganie i podaży hałasu wygląda dobrze. A przez sposób, neat narzędzi możemy dostać się do charakteryzujące Jitter są bardzo pomocne."
Wreszcie, projekt statusu jako jeden z pierwszych zastosowań odlewni Tajwan Semiconductor Manufacturing
Co to 130-nanometrów LV niskich k procesu przewidziane kilka interesujących momentów."Logika podstawowych prędkości wymaga tego procesu," powiedział Haywood."Ale były wystarczająco wcześnie [na to], że niektóre z modeli odlewniczych Spice nie dojrzały i Rambus komórce nigdy nie postrzegać pracy krzemu w ten proces przed. Mamy dwukrotnie sprawdzane wszystko i zakończyła się w budynku partii margines kiedy nie może być pewny. "
Niski-k opcja okazała się kwestia dwóch rodzajów.Na pozytywne strony, to pod warunkiem, dodaje margines trasy dużych prędkości sygnału ślady między Rambus komórek i komórek do nich mówił.Z drugiej strony istnieją wątpliwości dotyczące rzetelności niskich k materiału na śmierć dorównuje SE200."Byliśmy pushing rzeczy, a następnie z powrotem do" Khacherian powiedział.
Połączenie opieki overdesign, czystej sytuacji Rambus makr i Magma rozrządu napędzane miejsca i trasy wydają się być wykonane zadanie, ponieważ SE200 wygląda dobrze w laboratorium.Chipa stanowi ilustrację, że czasami znaczną część projektu przeznaczona jest zadanie, aby przejść do I / O.