co to znaczy zapis VHDL?

[frznchckn]

Mój kolega i ja staramy się odczytać kodu producenta, a my nie tylko zapoznają się z tego zapisu:

 stała MY_CONSTANT: std_logic_vector (4 downto 0): = std_logic_vector (to_unsigned (16 # 0 # 5)) ;

Co to jest drugi znak # tutaj? Znalazłem [url = http://www.vhdl.renerta.com/mobile/source/vhd00041.htm] VHDL - dosłowne [/url] w sprawie "bazę dosłowne". Czy mógłby ktoś może w dalszym ciągu wyjaśniać base_literal zapis? based_literal:: baza = # [based_integer. ] Based_integer # [potęgi] Dzięki.

 

[Alexium]

Wydaje się, że 16 jest podstawą, a 0 based_integer. Ułamek i wykładnik są pomijane, gdyż pozwala gramatycznych.

 

[frznchckn]

Czy wykładnik być do bazy? Więc na tym przykładzie: 16 ^ wykładnik od 16 jest podstawą?

 

[Alexium]

Nie jestem pewien, ale my chyba jest to, co nazywasz podstawa wynosi 0, a 16 jest podstawa (tj. hex). Sprostowanie: Miałem na myśli to * 16 ^ 0h exp. Mogę się mylić, choć.

 

[TrickyDicky]

najbardziej przydatne są w stanie reprezentować liczby całkowite jako liczby hex!

 

[TA37]

prawda jest taka, że WTF wymaganych do wartości "zero" w hex, a nie po przecinku. (Chyba, że to był tylko jeden wiersz w garść, a wszystkie inne wiersze, rzeczywiście ma sens do hex: 16 # 4 # 16 # 8 # 16 # C #, F # 16 #, itp.)