Co to jest skanowanie wstawiania

[eda_wiz]

hi all,
może ktoś wyjaśni, czym jest skanowanie wstawiania?Czym różni się ono od boudayr skanowania (JTAG) ..

dzięki

 

[Ace-X]

Cześć!
:

Tu jest całkiem opis skanowania projektowania podejście od VLSI Handbook:

-------------------------------------------------- -------------------------------.

Najbardziej popularnym sposobem jest DFT skanowania projektowania.Skanowania projektowania podejście zwiększa co flip-flop w obwodzie multipleksowanie z mechanizmem, który pozwala na następny.W trybie, o flip-flop "zachowuje się jak zwykle.W trybie testowania wszystkie flip-flops są podłączone do jednego przejścia łańcucha.Wkład tego łańcucha kontroli jest jednym punkcie, a jego produkcja jest jednym zaobserwowania pkt.W trybie testowania, każdego skanowanego flip-flop jest w pełni kontrolować i obserwowalnych pkt.Stwierdzić, że
badanie fazy wynosi badania kombinowanych logiki.W związku z tym, ATPG (lub on-chip TPG) musi wygenerować jednym wzorców zamiast sekwencji wzorów.Każdy wygenerowany model seryjnie przesunięte w łańcuchu skanowania.Zwykle proces ten wymaga wiele cykli zegara jak liczba flip-flops.Po co flip-flop uzyskuje kontrolę wartości obwodu jest włączona do działania w trybie dla pojedynczego cyklu.Teraz flip-flops są odłączone od skanowania sieci, a na koniec tego cyklu zegara, do flip-flops są ładowane z wartości, które są obserwowane i analizowane.Teraz obwodu jest włączony z powrotem do testowania w trybie (tj. wszystkich flip-flops formularz ponownie skanowanie sieci).W tym momencie, w stanach flip-flops są przesunięte i są obecnie analizowane.Wymaga to nie więcej cykli zegara niż liczba flip-flops.

because all flip-flops in the circuit are scanned.

Opisany skanowania podejście zwane jest również pełne skanowanie,
ponieważ wszystkie flip-flops w obwodzie są skanowane.Zaletą pełnego skanowania podejścia jest to, że wymaga tylko dwóch dodatkowych I / O pins: wejście i wyjście do skanowania sieci, odpowiednio.Wadą jest to, że jest to czasochłonne, ze względu na przejście-i-shift obecnie stosowanych procesów dla każdego wzoru, w szczególności dla układów z wieloma flip-flops.Dla takich układów,
ale także sprzęt intensywne, ponieważ każdy flip-flop musi mieć możliwość podwójnego trybu operacji.Sprzętu i aplikacji czasu można zmniejszyć poprzez stosowanie narzędzi CAD.

.

Innym sposobem ograniczenia stosowania czasu i kosztów sprzętu poprzez częściowe skanowania.W częściowym skanowania tylko podzbiór flip-flops jest skanowany.The flip-flops i ich zamawiania w skanować także wymagać sophisti-nych narzędzi CAD.W tradeoff w częściowego skanowania jest to, że mogą mieć ATPG narzędzie do generowania testów sekwencje zamiast pojedynczych wzorów.A CAD narzędzie jest potrzebne, aby wybrać i skanowania niewielką liczbę flip-flops.To gwarantuje niski koszt sprzętu oraz niskie aplikacji czasu.The flip-flop wyboru musi również zagwarantować górny na długość każdego generowanych sekwencji badania.To ułatwia zadanie w ATPG narzędzia i ma wpływ na czas testów aplikacji.
-------------------------------------------------- ---------------------

Nadzieja teraz powinno być jasne, co jest różnicą między skanowania i wstawiania granicy skanowania.

Ace-X.