Co 'If-Else "oświadczenia syntetyzują się?

G

GeekWizard

Guest
Wiem, że oświadczenia przypadku przełącznika syntezy do Multipleksery.

Co 'If-Else "czy" If-ElseIf stwierdzeń syntetyzują się?

Dziękuję.

 
To jest naprawdę zależy to, co próbują impliment.również pamiętać, gdy jesteś implimeting stan mashine używasz oświadczenie przypadku, ale nie jest implimentig jak MUX.Możesz użyć Simplfy zobaczyć RTL modelu projektowania

Pozdrowienia,

 
gdy kod kombinowanych układów ...........if-else statments głównie synteza do MUX

Ale Iouri siad naprawdę zależy od tego co próbuje wdrożyć .............

 
Staram się zrozumieć kod VHDL.

Sądzę, że to kolejny obwód jak Kod składa się z zagnieżdżonych if-else w "procesie" w następujący sposób: --

/ /
Proces (list-of-parametrów)
zacząć

if (warunek), a następnie
Oświadczenia

elseif (warunek), a następnie
if (warunek), a następnie
Oświadczenia
else (warunek), a następnie
Oświadczenia

elseif (warunek), a następnie
.
.
.

i tak dalej ......

end if;
end process;
/ /

Co syntetyzowane wyglądać struktura jak?

Pardon mojej niewiedzy, ale jestem nowy w tym.

Thnak Ciebie.

 
Nie wiem dlaczego potrzebujemy tego.Ponieważ ferstiveal wewnątrz FPGA będzie zejść PPT, ALUT, LE zależy, co famaly / sprzedawcy używasz
Po drugie, wszyscy sprzedawcy mają kodowanie wytyczne stylu, gdzie zbierając stwierdzenie, zgodnie z funkcji logicznej, który próbujesz impliment
Po trzecie syntezis narzędzia, takie jak uproszczenia lub Leonardo oferuje możliwość zobaczyć jak implimets kodu.
Na przykład, jeśli regularnego MUX możemy użyć, aby opisać:
1.Jeśli więc, elsif oświadczenia
2.Selektywna assigment sygnału na <= in1 kiedy indziej in2 kiedy ....
3.Oświadczenie w sprawie
Jak widać wspomniałem istnieją sposoby implimeting MUX (może być więcej nie ekspert), ale Najważniejsze jest to zajmie taką samą kwotę i nie mającego taką samą funkcję.Ale styl kodowania jest zupełnie innyPowodzenia!Pozdrowienia,Iouri

 
W VHDL, if-then-else produkuje koder piority.Oświadczenie przypadku
produkuje proste MUX.

Gunship

 
if-elseif w przypadku zegara syntetyzuje do rejestru, lub układów z elementów rejestru.(Na przykład, w systemie zmianowym oraz rejestrów liczników).

if-elseif bez wypadku zegar i braku zleceń w niektórych przypadkach - syntetyzuje na zatrzask.

if-elseif bez wypadku zegar i zadania dla każdego przypadku - redukuje się do wartości logicznych.

Poniższy kod (gdzie f jest określona w każdym przypadku)
Kod:

jeśli = '1 'then

f <= w;

elseif b = '1 'then

f <= x;

elseif c = '1 'then

f <= y;

w przeciwnym razie

f <= z;

end if;

 
To do kodu.
Większość z obwodu połączenie powinno być priorytetem multipleksera.
Ale DFF, może włączyć w DFF lub zresetować lub itd.

 
Theoratically wszystkie powyższe dyskusje są poprawne.Ale jak już mówiłem "theoratically" ...
Jeśli korzystasz z porządnego narzędzia sysnthesis będzie optymalizacja logikę w sposób bardzo dobry.Tak więc można zauważyć wpisuje się w realizowane w MUX i może być preority kodera.
Narzędzia zasadniczo przechodzi zagnieżdżonych jeśli tatements i generatlly próbuje podnieść obwodu w celu optymalizacji czasu.W procesie tym wykorzystuje wszystkie kombinacje MUX i kodera lub nawet proste bramy w celu zapewnienia, że logika jest najmniejszym opóźnieniem.
więc jeśli widzisz projektu koniec spitted obecnie narzędzie syntezy być gotowy na szok!

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Uśmiechać się" border="0" />
 

Welcome to EDABoard.com

Sponsor

Back
Top