btw zakresie technologii CMOS, model urządzenia i zasilania.

[triquent]

Do symulacji CMOS przez Hspice.ex.falownika.Dowiedziałem się, że jeśli używamy poziomu jednego modelu wydaje Vdd = 5V; wykorzystania level3 modelu Vdd = 1.5V.Czy istnieją jakieś zasady w tym zakresie?również tmsc 0.18um technologii, wydaje i powinna wykorzystać VDD = 1.8V?Co to jest związek między modelem MOSFET, technologii CMOS (0.18um, 90nm technologii) oraz napięcie zasilania?Jeśli użyję zbyt wysokiego napięcia, ex.5V Vdd dla 0.18um technologii, co będzie?to jest OK?

 

[aryajur]

Napięciach zasilania są definiowane przez technologie cyfrowe.Dla małego urządzenia długości kanału, w których długość kanału został skurczył towarzyszy zmniejszenie grubości tlenku brama, więc górną granicę napięcia jest określony przez to, a także niektóre inne napięcia podziału, ponieważ w przypadku zastosowania zbyt wysokiego napięcia wtedy będzie podział tlenku rzeczywistego urządzenia i ty modelu urządzenia nie jest już ważny.
Na miły dyskusję na ten temat przeczytać Skalowanie Uwaga teorię Desing CMOS Analog Integrated Circuits przez Behzad Razavi, CAHP 16.

W książce można znaleźć tutaj:

http://www.edaboard.com/viewtopic.php?t=95397