ARM SoC Design, Potrzebujesz pomocy zaczynamy

[tariq786]

Hi Guys, jestem ASIC / FPGA projektant, który może napisać kod verilog, syntezy i umieścić & Route to. Jestem nowy w świecie ARM. Zastanawiam się w jaki sposób można wziąć kod verilog i przekształcić go w zespole ARM. Co to jest łańcuch wymagane narzędzie i gdzie to dostać? Jestem również mylić co do korzystania, gdy słyszę tak wiele określeń takich jak ARM Artisan IP, IP Fizycznego Logic, Cell standard, wbudowane kompilatory pamięci, IP Interface. Czy ktoś może podkreślić to, co to jest, kiedy i gdzie użyć każdego z nich. Wszelkie wskazówki lub samouczki będzie wysoko ceniona. THanks poważaniem,

 

[rca]

Hi tariq786, ARM jest procesorem, który potrzebny jest kod zespołu do wykonania programu, nie ma to związku z Verilog! Verilog jest używany do kodowania zachowanie ramienia procesora. IP Logic = standard kompilator Pamięć komórki jest nazwa mówi narzędzie do generowania wystąpienie pamięci trzeba być wykorzystane w projekcie. Interface IP jest na przykład ip USB, na ten przykład zazwyczaj dwie części jednego fizycznego ze szczególnych klocków potrzebnych do USB i drugą część na poziomie RTL lub makro już złożone, które zawierają wszystkie potrzebne do protokołu USB. ale może to być I2C, SPI, UART ...

 

[tariq786]

Hi RCA Dude dziękuje za odpowiedź. Faktycznie, mam kod verilog dla kory M0 procesora. Zastanawiam się jak mam go wykorzystać? Dzięki za wyjaśnienie obrazowi trochę.

 

[rca]

Procesor ARM używany autobus Amba dostępu do pamięci (RAM / ROM / EEPROM) i interfejsów (poprzez mapowanie rejestrów). Spodziewam CM0 posiada także bit-banding adres? I oczekują CM0 utwory jak cm3, następnie pod adresem 0x000 masz adres wskaźnik stosu, 0x0001 resetowanie przerwanie wektor ...

 

[tariq786]

rca Twoja ostatnia odpowiedź nie jest dla mnie jasne. Powiedz mi, jak najlepiej wykorzystać rdzeń Cortex M0 verilog że mam. Dzięki

 

[rca]

eh, że praca projektanta! Trzeba przeczytać dokumentację ARM, która wyjaśnia jak rdzeń działa. Twój pierwszy rdzeń trzeba reset i zegar. Podczas resetowania deasserted a zegar działa, rdzeń odczytać adres 0x00000000, które zawierają wektor przerwań reset, co oznacza, rdzeń będzie skakać do tego odczytu wartości nadal uruchomić program, w kodzie asemblera ARM. Jeśli mój pamiętać poprawić następny adres inicjalizacji stosu wskaźnik adres. Następnie, aby zrobić to wszystko, rdzeń będzie wykonywał przeczytać kodu AMBA autobusowego, wolałem autobus dostęp do kodu. Musisz określić, który typ pamięci będzie zawierać wektor przerwań reset i kod montaż ... RAM lub ROM lub EEPROM, czy flop, nie wiem. jeśli już instancję rdzeń, robi ten będzie jak zwykle, można przejść przez interfejs wiedzieć co potrzeba core.

 

[574920045]

Panie, chcę się nauczyć ARM Cortex M0 verilog kod, ale nie rozumiem code.please wysłać kod me.any pomoc będzie bardzo mile widziane.