8-bitowy binarny rozdzielacz

H

harry_madaan

Guest
evrybdy hii,

Chcę projektowania 8-bitowy binarny rozdzielacz .. poziomu tranzystor .. wykonania i ja thn mają zoptymalizować za pomocą jego criitical opóźnienia w najgorszym wzorzec wejściowy.

może anybdy hlp mnie lub mnie prowadził w tym zakresie

linki, pliki PDF i e-książek b hlpful ...

nadzieję, że prędzej odpowiedzi

thnxs góry

harry

 
przywrócić, bez przywracania SRT są popularne algorytmy
przywracania jest najprostsza, ale prędkość jest najwolniejszy
SRT jest najbardziej skomplikowanych
jeśli chcesz wprowadzić w rozdzielacz tranzystor poziomie
Myślę, że nie może przywrócić dobry wyborem,
http://tima-cmp.imag.fr/ ~ Guyot / Cours / Oparithm / angielski / Divise.htm
http://bwrc.eecs.berkeley.edu/IcBook/Projects/Divider% 20Background.pdf
http://pluton.ijs.si/ ~ marjan/parnum05/book/trummer1.pdf

 
Co to jest kluczowym zagadnieniem przy projektowaniu rozdzielacz?

 
Kluczową kwestią jest tranzystor realizacji poziomie minimalnym opóźnieniem.

thnxs
harry

nadzieję, że u frm odpowiedzi

 
inne ASIC design, szybkość, moc, strefy są kluczową kwestią, jak na poziomie tranzystorów, myślę, że jak implemente łatwo jest kluczowym zagadnieniem,

 

Welcome to EDABoard.com

Sponsor

Back
Top