3-cia zakłócenia porządku w różnicy CMOS wzmacniacza

J

Jim cage

Guest
Witam, Załóżmy, że mamy wzmacniacz różnicowy CMOS, która ma 2 dokładnie dopasowane transistors.assume tranzystorów działa zgodnie z placu modelu prawa. ponieważ jest to wzmacniacz różnicowy, drugi pod względem kolejności są w fazie, a tym samym cancell siebie i nie masz 2-szy zakłócenia porządku zgodnie z oczekiwaniami. moje pytanie jest, dlaczego jest 3 zakłócenia porządku? od jednego tranzystora mos tylko plac pod względem (a więc sekund nieliniowości kolejności), gdzie jest 3 pochodzących z? (Załóżmy również, że nie jesteś w regionie trioda tranzystora). załóżmy, że wprowadzenie cos (wt) jako wejście różnicowe, można podzielić ją na +0.5 cos (wt) dla jednej bramki tranzystora i-0.5cos (wt) dla drugiego tranzystora bramy. każdy tranzystor w zależności od modelu prawa kwadratowych zaprezentuje placu 0.5cos (wt) zgodnie z: IDS = k (W / L) (Vgs + Vi-Vi) ^ 2 = k (W / L) (Vgs +0.5 cos (wt)-VT) ^ 2, więc nie można zobaczyć tutaj 3rd nieliniowości zamówienia (przyzwyczajenie się pojawić cos (3wt), na przykład ...) Czy ktoś wie co jest tego powodem? Mam rację? tak? Dzięki, Jimmy
 
W rzeczywistym świecie, nigdy nie tranzystor następujące proste paraboliczne relacji. To jest tylko przybliżenie używane dla łatwiejszego strony analizy. Poza tym, inne skutki mają miejsce. Różne nieliniowej pojemności są obecne w obiegu (skrzyżowanie drenażu / source pojemności na przykład). Inne znacznego zamówienia, takie jak szczypanie-off, hot-elektron efekty, DIBL .. itp. może odbywać się za. Tak, życie nie jest takie proste:))
 
Witam, jestem znany z tego, co powiedział (specjalnie CMOS robi działać zgodnie z teorią). Ale ja mówię o teorii tylko, nawet w teorii można zauważyć 3-gi nieliniowości zamówień za pomocą kwadratowych modelu prawa do FET. dlaczego tak jest?
 

Welcome to EDABoard.com

Sponsor

Back
Top