J
joe2moon
Guest
1) kod źródłowy Verilog
- Nie uwolnień open source procesor @ 03/21/2006
Firma Sun Microsystems ogłosiła zwolnienie open-source specyfikacje sprzętu i oprogramowania dla swoich wiele wątków UltraSPARC T1 (Niagara) procesor, teraz OpenSparc T1.
(http://www.eetimes.com/news/design/showArticle.jhtml; jsessionid = SAEOCVKNA1H2CQSNDBOCKHSCJUMEKJVN? articleID = 183701660)
Niedziela zwolnione Verilog RTL kod procesora projektowania, weryfikacji apartament i modele symulacyjne, instrukcja zestaw specyfikacji architektury i systemu operacyjnego Solaris 10 symulacyjne obrazów.(http://opensparc.sunsource.net/nonav/index.html)
Źródło przeglądania:
http://opensparc-t1.sunsource.net/nonav/source/verilog/html/verilog.html
-------------------------------------------------- -----------------
2) kod źródłowy VHDL
LEON2 jest synthesisable VHDL modelu z 32-bitowym procesorem zgodnym z architektury SPARC V8.(http://www.gaisler.com/products/leon2/leon.html)
LEON2 procesor ma następujące cechy:
--------------------------------------------------
- SPARC V8 integer jednostki zgodne z 5-etapie rurociągu
- Sprzęt mnożenie, dzielenie i MAC jednostek
- Połączenie z Meiko FPU i niestandardowe współpracy przetwórców
- Oddzielne cache instrukcji i danych (Hardvard architektura)
- Set-associative buforuje: 1 - 4 zestawy, 1 - 64 kbytes / set.Losowo, LRR LRU lub zastąpienia
- Dane Wikisłowniku Snooping
- AMBA-2,0 AHB i APB na chipie autobusów
- 8/16/32-bits kontroler pamięci zewnętrznej PROM i SRAM
- 32-bitów PC133 SDRAM kontrolera
- Na układy peryferyjne, takie jak uarts, liczniki, kontroler przerwania i 16-bitowych I / O Port
- Zaawansowane na chip-debug wsparcia jednostki i śledzenia bufora
- Power-down w trybie
VHDL Model:
http://www.gaisler.com/products/leon2/leon_down.html
-------------------------------------------------- ------------------------------------------
Powinny być pomocne dla
1) Początkujący z Verilog / VHDL kodowania,
2) Rozumienie architektury procesora,
3) Szukaj projektu z systemu widoku
4) ....
ps:
*** Oba procesory zostały taśmy do-chip (ASIC lub FPGA) i sprawdzone na rzeczywistym systemie,
a nie tylko czysta akademickich projektów.***
- Nie uwolnień open source procesor @ 03/21/2006
Firma Sun Microsystems ogłosiła zwolnienie open-source specyfikacje sprzętu i oprogramowania dla swoich wiele wątków UltraSPARC T1 (Niagara) procesor, teraz OpenSparc T1.
(http://www.eetimes.com/news/design/showArticle.jhtml; jsessionid = SAEOCVKNA1H2CQSNDBOCKHSCJUMEKJVN? articleID = 183701660)
Niedziela zwolnione Verilog RTL kod procesora projektowania, weryfikacji apartament i modele symulacyjne, instrukcja zestaw specyfikacji architektury i systemu operacyjnego Solaris 10 symulacyjne obrazów.(http://opensparc.sunsource.net/nonav/index.html)
Źródło przeglądania:
http://opensparc-t1.sunsource.net/nonav/source/verilog/html/verilog.html
-------------------------------------------------- -----------------
2) kod źródłowy VHDL
LEON2 jest synthesisable VHDL modelu z 32-bitowym procesorem zgodnym z architektury SPARC V8.(http://www.gaisler.com/products/leon2/leon.html)
LEON2 procesor ma następujące cechy:
--------------------------------------------------
- SPARC V8 integer jednostki zgodne z 5-etapie rurociągu
- Sprzęt mnożenie, dzielenie i MAC jednostek
- Połączenie z Meiko FPU i niestandardowe współpracy przetwórców
- Oddzielne cache instrukcji i danych (Hardvard architektura)
- Set-associative buforuje: 1 - 4 zestawy, 1 - 64 kbytes / set.Losowo, LRR LRU lub zastąpienia
- Dane Wikisłowniku Snooping
- AMBA-2,0 AHB i APB na chipie autobusów
- 8/16/32-bits kontroler pamięci zewnętrznej PROM i SRAM
- 32-bitów PC133 SDRAM kontrolera
- Na układy peryferyjne, takie jak uarts, liczniki, kontroler przerwania i 16-bitowych I / O Port
- Zaawansowane na chip-debug wsparcia jednostki i śledzenia bufora
- Power-down w trybie
VHDL Model:
http://www.gaisler.com/products/leon2/leon_down.html
-------------------------------------------------- ------------------------------------------
Powinny być pomocne dla
1) Początkujący z Verilog / VHDL kodowania,
2) Rozumienie architektury procesora,
3) Szukaj projektu z systemu widoku
4) ....
ps:
*** Oba procesory zostały taśmy do-chip (ASIC lub FPGA) i sprawdzone na rzeczywistym systemie,
a nie tylko czysta akademickich projektów.***