Łączenie masowe i źródło NMOS dla non-Radiowe applicati

[mhrnaik]

Witaj,

Jestem projektowania wzmacniacza, który musi włączyć lub wyłączyć około 30 razy na sekundę.Wzmacniacz jest składany OPAMP cascode zwiększenia zysku z 2 etapów.Kiedy uruchomić symulacje, mam bardzo dobre wyniki za luzem i źródło wszystkich tranzystorów połączonych ze sobą.Teraz jestem rysunek układ ten wzmacniacz.

Jak rozumiem, jeśli jest warstwa izolacji n oraz b / w substrat chip i podłoża (p) warstwy NMOS Będę grzywny zwarcie tych dwóch conenctions razem.Może powinienem użyć głębokie warstwy n-oraz b / w substrat chip i NMOS podłoże?

Jeśli jest to przypadek, może ktoś mi powiedzieć jaki cel tej warstwy izolacji służy?Dzięki.

 

[erikl]

mhrnaik napisał:

Może powinienem użyć głębokie warstwy n-oraz b / w substrat chip i NMOS podłoże?

 

[dick_freebird]

Wybór gdzie tie również może mieć wpływ obwodu AC
i wydajności DC.Na przykład, źródła zwolennik
będą miały mniejsze obciążenie pojemnościowe, jeśli krawat dobrze
VT negatywne dostaw, ale również ciało efekt offset
(zmienna, jak również w / wspólnego napięcia mode), dobre dla
AC, nie tak dobre dla zniekształcenia i CMRR.Converse
jest również prawdą, będzie lepiej liniowości DC
jednostki powiązane źródło, ale wolniej itd. risetime jeśli
Urządzenie do slap, że Big Ol 'oraz pojemność około.