| Autor | Wiadomość |
|---|
tryagain
Dołączył: 14 cze 2002
Posts: 9
|  25 maja 2004 14:47 Re: Cyfrowy oscyloskop Project | | |
|
| | bitscope się z dwóch kanałów 40MHZ próbki, jest użycie dwóch tlc5540, jeśli potrzebujesz większej częstotliwości próbce, można użyć maksyma adc to zrobić. |
|
| Powrót do góry | |
 |
ABS
Dołączył: 29 maj 2004
Posts: 9
| | 29 maja 2004 15:55 Re: Cyfrowy oscyloskop Project | | |
|
|  hellow każdy. I'm pochodzi z Chin kontynentalnych. I'm looking for (i chcesz przyłączyć się) bezpłatny projekt zbudowania lowcost PC zakresu. dla naszych
Chiness osób najbardziej urządzeń są zbyt drogie, aby kupić, więc jest to goold pomysł zbudowania jeden mój własny rachunek, jeśli kto może pomóc? Dzięki. |
|
| Powrót do góry | |
|
joc_06
Dołączył: 28 listopada 2003
Posts: 51
Dzięki: 2
| | 29 maja 2004 17:53 Re: Cyfrowy oscyloskop Project | | | tagi: chocbar projektu |
|
| | Spójrz na linki wysłana przede wszystkim chocbar projektu. Ja jestem tylko zaczynają gromadzić części do zbudowania tego co powinno być interesujące |
|
| Powrót do góry | |
|
eltonjohn
Dołączył: 22 lutego 2002
Posts: 1678
Dzięki: 26
| | 29 maja 2004 18:10 Re: Cyfrowy oscyloskop Project | | |
|
| Mam pewien projekt, który nigdy nie dotarł do wykończenia .. Jeden z tych rzeczy .. It's a nice idea .. ale zbyt skomplikowane i pricy .. jest to zakres w karty PCMCIA
Myślę, że będę migrować całego wzoru do FPGA .. Byłem przy użyciu Ti jeden DSP oraz CPLD (triscend) dla interfejsu .. ale to jest zbyt duża dla mało miejsca! |
|
| Powrót do góry | |
|
ABS
Dołączył: 29 maj 2004
Posts: 9
| | 30 maja, 2004 16:12 Re: Cyfrowy oscyloskop Project | | | tagi: ads831 ceny s ads831 ads831e |
|
| dzięki. Myślę, że jako equitment przetestować radio equipments.high prędkości (Dual Channel 80Msps lub highter) jest bardziej przydatne dla mnie, tom projektowanie spand zbyt wiele czasu na głębokości składowania, może spowodować wysoką cenę za jeden budować up.I zdaniem do wspólnego użytkowania (i dla mnie) 64K składowania głębokość jest wystarczające.
W Chinach najtańsze A / D jest chip TI ads831e (8bit 80Msps). Jeśli ktoś wykorzystał to? Chcę tylko wiedzieć, czy rzeczywiście jest tak dobry jak TI mówi? |
|
| Powrót do góry | |
|
ABS
Dołączył: 29 maj 2004
Posts: 9
| | 31 maja 2004 14:56 Re: Cyfrowy oscyloskop Project | | | tagi: DSO mk3 DSO FIFO ads831 projektu s ads831 ads831 DSO mk3 FIFO chip DSO |
|
| Miałam dużo czytać tego days.And wreszcie znalazłem MK3 David Jones jest easyest do buile na PC-DSO.It oparta jest rzeczywiście stary projekt stworzenia przez niektóre klasyczne 74HCxx TTL chip, CPLD Nikt nawet nie ma MCU. Myślę, że jest dobrą rzeczą, że muszę, jednym z powodów jest fakt, że podstawowym CPLD chip @ ltera EMP7128S koszt około 80Y / 8 = 10 $ w Chinach, jest wiele dla mnie i mojego przyjaciela Li.
Ale A / D chipów stosowanych w MK3 jest tylko w 20Msps, nie wystarczy, chcę korzystać z ADS831 (TI-BB) instead.Now wady FIFO chip stać się wielkim problem.I nie mógł dowiedzieć się jeden FIFO chip, który może pracować na zegarze stawki 80M.could jeden może mi pomóc tak, aby dowiedzieć się czegoś taniego, które mogą prace na dużych prędkości normalne? thanks!
Albo jeden ma radę dla mnie, to proszę dać mi znać.
Z pozdrowieniami. |
|
| Powrót do góry | |
|
monnoliv
Dołączył: 09 marca 2004
Posts: 100
Dzięki: 3
Lokalizacja: Belgia
| | 01 czerwca 2004 0:46 Re: Cyfrowy oscyloskop Project | | | tagi: DSO schematyczność DSO FIFO DSO schematem http://www.soudez.org/page_projet2.php soudez DSO |
|
| Hi, spójrz tutaj http://www.soudez.org/Page_Projet2.php.
Jest to dwa kanały OSD (2x100MS / s z FIFO), I've just zakończeniu schematem. I'm going to zrobić projekt z PCB. Celem tego projektu jest posiadanie własnej tanie powered OSD w port USB. Open source design, komentarze mile widziane!
@ |
|
| Powrót do góry | |
|
tryagain
Dołączył: 14 cze 2002
Posts: 9
| | 01 czerwca 2004 1:20 Re: Cyfrowy oscyloskop Project | | | tagi: http://www.soudez.org/page_projet2.php |
|
| Drodzy monnoliv,
I'am w Chinach, nie mogę wejść na stronie:
http://www.soudez.org/Page_Projet2.php
Dlaczego? |
|
| Powrót do góry | |
|
monnoliv
Dołączył: 09 marca 2004
Posts: 100
Dzięki: 3
Lokalizacja: Belgia
| | 01 czerwca 2004 10:48 Re: Cyfrowy oscyloskop Project | | |
|
| Serwer zajęty, spróbuj teraz ...
A |
|
| Powrót do góry | |
|
is_razi
Dołączył: 06 kwietnia 2002
Posts: 172
Dzięki: 7
Lokalizacja: Tabriz
| | 01 czerwca 2004 13:38 Re: Cyfrowy oscyloskop Project | | |
|
| | tryagain napisał: | | bitscope się z dwóch kanałów 40MHZ próbki, jest użycie dwóch tlc5540, jeśli potrzebujesz większej częstotliwości próbce, można użyć maksyma adc to zrobić. |
cześć,
masz cpld jest wymagane files.if więc proszę wysłać do mnie.
pozdrowienia.
 |
|
| Powrót do góry | |
|
ABS
Dołączył: 29 maj 2004
Posts: 9
| | 01 czerwca 2004 14:12 Re: Cyfrowy oscyloskop Project | | |
|
|  Wydaje się, że nie mogę odwiedzić monnoliv na stronie internetowej too.I nawet nie mógł odwiedzić www.Bitscope.com z Chin Mainland.I będzie próbował korzystać z proxy, mam nadzieję, że może się coś pomóc. |
|
| Powrót do góry | |
|
monnoliv
Dołączył: 09 marca 2004
Posts: 100
Dzięki: 3
Lokalizacja: Belgia
| | 01 czerwca 2004 17:46 Re: Cyfrowy oscyloskop Project | | |
|
| | Spróbuj tego: ftopic41841-30.html" class="nav">Powrót do góry | | | Skov
Dołączył: 15 marca 2003
Posts: 7
| | 01 czerwca 2004 19:31 Re: Cyfrowy oscyloskop Project | | | tagi: epm3064 epm3064 projektu DSO cpld cpld prosty projekt DSO schem |
|
| 2monnoliv:
Cześć,
Moim zdaniem:
1) Zaleca się, aby dodać rezystory pull-up na JTAG.
2) CP2101 jest bardziej proste niż FTDI
3) spustowymi Program powinien być realizowany w CPLD
Zrobiłem DSO z niemal identycznej architekturze.
EPM3064-7 nie był wystarczająco szybki. Byłem zmuszony do korzystania z
2xEPM3032-4 (jednej na kanał).
Mój projekt nie został ukończony.
Time (pieniądze) wyniósł ponad;)
Pozdrowienia,
S |
| | Powrót do góry | | | jaac
Dołączył: 12 marca 2002
Posts: 67
Lokalizacja: Kolumbia
| | 01 czerwca 2004 23:05 Re: Cyfrowy oscyloskop Project | | |
|
| Co masz na myśli?
Jak moglibyśmy pomóc? |
| | Powrót do góry | | | martingn
Dołączył: 31 marca 2004
Posts: 40
| | 01 czerwca 2004 23:40 Re: Cyfrowy oscyloskop Project | | | tagi: cpld projekty DSO FIFO area26 DSO na cpld http://area26.no-ip.org/ DSO cpld adc DSO projekt acex1k |
|
| Hi All,
Im nie jest ekspertem, ale po przeglądać wszystkie projekty DSO w sieci I doszła do następujących:
- Najlepszym rozwiązaniem jest zastąpienie FIFO CPLD przez FPGA z pamięci wewnętrznej.
Tańsze ex. Ltera ACEX1K @ ~ 100 MHz RAM 3x512bytes U $ S12
Szybciej może powodować ...
- Wykorzystanie pełnego różnicy PO na wejście ADC jest lepsze (lepiej zakresie hałasu).
Pozdrowienia,
Martin
PS: (Chociaż nie ma jeszcze zbyt wiele informacji, nie jest dobrym miejscu z OSD projekt nie wymienione w niniejszym post http://area26.no-ip.org/?section=hard&project=scope) |
| | Powrót do góry | | | alphi
Dołączył: 23 grudnia 2001
Posts: 440
Dzięki: 1
| | 02 czerwca 2004 1:15 Re: Cyfrowy oscyloskop Project | | |
|
| | Czy masz aktywny link link na temat tego projektu? |
| | Powrót do góry | | | joc_06
Dołączył: 28 listopada 2003
Posts: 51
Dzięki: 2
| | 02 czerwca 2004 14:46 Re: Cyfrowy oscyloskop Project | | |
|
| | monnoliv napisał: | | Spróbuj tego: ftopic41841-30.html" class="nav">Powrót do góry | | | khach
Dołączył: 23 października 2001
Posts: 48
Dzięki: 2
| | 02 czerwca 2004 16:13 Re: Stroboskopowe metody pomiaru dla DSO | | | tagi: DSO cpld adc |
|
| | Make_Pic napisał: | | Potrzebuję wszelkich informacji na temat Stroboskopowe metody pomiaru dla DSO! W Stroboskopowe metoda pozwala zmierzyć częstotliwości do około 3 GHz. |
RIS (interwał losowej próby) jest dobry advanteges z zakresów. Stare HP zakresy pracy z pasma 500 MHz z 20 MHz ADC. Jego TDC (czas do cyfrowego) oparte. Analog powodować rozpoczęcie TDC następnie ADC zegar jej zatrzymania. Na TDC obecnie DC napięcia jest proporcjonalna do wyświetlania zegara do opóźnienia. Niskie obroty ADC tej konwersji napięcia kodu proporcjonalna do opóźnienia.
Potrzebuję informacji na temat realizacji w TDC logiki CPLD. Głównym problemem jest komplementarny projekt TDC logiki. Wszelkie zmiany comlementary zegary sygnał do dużych prędkości diody przełącznik jest zdegraduje TDC Perfomance. Wszelkie sugestie na temat comlementary sygnał VHDL realizacji? |
| | Powrót do góry | | | alphi
Dołączył: 23 grudnia 2001
Posts: 440
Dzięki: 1
| | 02 czerwca 2004 16:41 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop oscyloskop adc chip chip chip oscyloskop oscyloskop na żeton na chipie oscyloskop cyfrowy oscyloskop chip |
|
| | Cześć, wszystkim znane, które próbki adc chip być stosowane w tek cyfrowy oscyloskop: TDS220? |
| | Powrót do góry | | | Dainis
Dołączył: 15 maj 2001
Posts: 1451
Dzięki: 56
| | 02 czerwca 2004 22:52 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop oscyloskop adc chip chip szybko adc chip chip oscyloskop oscyloskop na chipie szybko adc oscyloskopie na chipie oscyloskop |
|
| | alphi napisał: | | Cześć, wszystkim znane, które próbki adc chip być stosowane w tek cyfrowy oscyloskop: TDS220? |
Mam pewne informacje, że TDSxxx oscillscopes nie mają ADC szybko, ale do szybkiego pobierania próbek należy wykonać CCD (charge-coupled urządzenia urządzenia) urządzenie może być ona mieć inną nazwę (nie CCD) ....
ps
1) zakresy TDSxxx jest bardzo dobre dla jej cenę!
2) Należy mieć bardzo ograniczony kanał pamięci
3) sygnał jest próbą noisy |
| | Powrót do góry | | | monnoliv
Dołączył: 09 marca 2004
Posts: 100
Dzięki: 3
Lokalizacja: Belgia
| | 03 czerwca 2004 0:56 Re: Cyfrowy oscyloskop Project | | | tagi: epm3064 DSO schematic schematic |
|
| Dziękujemy wszystkim Państwu za porady.
W szczególności Skov, tylko dla ciebie kilka pytań:
Dlaczego EPM3064-7 nie był szybki enought?
Dlaczego używać rezystorem do ciągnięcia się do sygnałów JTAG (nie widzi w dokumentacji)?
Dla Martingn: I'll try do oceny propozycji, wydaje się vgood (nie byłem świadomy, że istnieją FPGA z RAM: sm15: i tak tanie!).
| Cytat: | | - Wykorzystanie pełnego różnicy PO na wejście ADC jest lepsze (lepiej zakresie hałasu). |
to co zrobiłem, nie?
Dzięki joc_26 dla FPGA porady, dotyczące tłumaczenia miejscu, I'll zrobić jeden dzień tylko dla DSO (czeka na stabilnym przeglądu schematyczne DSO).
Uwaga: I've just obliczenia budżetu na OSD: około 250 tylko w odniesieniu do składników!
Cześć. |
| | Powrót do góry | | | ME
Dołączył: 14 marca 2002
Posts: 1783
Dzięki: 13
| | 03 czerwca 2004 1:35 Re: Cyfrowy oscyloskop Project | | | tagi: DSO schematyczność DSO FIFO DSO schematem http://www.soudez.org/page_projet2.php soudez DSO |
|
| | monnoliv napisał: | Hi, spójrz tutaj http://www.soudez.org/Page_Projet2.php.
Jest to dwa kanały OSD (2x100MS / s z FIFO), I've just zakończeniu schematem. I'm going to zrobić projekt z PCB. Celem tego projektu jest posiadanie własnej tanie powered OSD w port USB. Open source design, komentarze mile widziane!
@ |
Wygląda na to, że bardzo miło, ale to byłby łatwiejszy do zgłaszania uwag, jeśli na stronie tłumaczone na język angielski.
Nie wielu z nas zrozumieć francuski (w tym mnie), ale wszyscy rozumieją angielski tutaj w EDAboard. |
| | Powrót do góry | | | martingn
Dołączył: 31 marca 2004
Posts: 40
| | 03 czerwca 2004 5:34 Cyfrowy oscyloskop Project | | |
|
| Hi all,
Monnoliv, zajrzyj do najtańszych FPGA @ ltera jest z pamięci RAM included.ACEX 1K EP1K10 (3x512bytes)
Możesz znaleźć ładny projekt na http://fpga4fun.com, że używa tego chipa tym niektóre wywołać kod.
Hopelly I prototyp rozpocznie wkrótce ...
Z pozdrowieniami,
Martin |
| | Powrót do góry | | | Skov
Dołączył: 15 marca 2003
Posts: 7
| | 03 czerwca 2004 7:42 Re: Cyfrowy oscyloskop Project | | | tagi: epm3064 epm3064 projektu DSO FIFO DSO cpld adc DSO verilog verilog projektu |
|
| Cześć,
>> Skov, tylko dla ciebie kilka pytań:
>> Dlaczego EPM3064-7 nie był wystarczająco szybki?
Czy napisanie oprogramowania dla tego projektu i to sprawdzić w symulatorze?
Dlaczego uważa Pan, że EPM3064-7 wystarczy?
Myślę, że to zależy od zadań dla CPLD.
Mój projekt został w pełni wypełniony i symulowanych
w części verilog program CPLD.
Zadania dla CPLD były komunikację z zewnętrznymi FIFO, MCU, ADC,
ustawienia wstępne historii składowania wielkości, wartości progowe i polaryzacji,
wzajemną synchronizację obu kanałach i wiele innych.
Dla moich zadań EPM3064-7 nie był wystarczająco szybki.
>> Dlaczego używać rezystorem do ciągnięcia się do sygnałów JTAG (nie widzi w
>> Doc)?
Istnieje wiele dokumentów na stronie @ ltera s;)
Zobacz na ByteBlaster docs.
O wielkości pamięci.
Myślę, że pamięć 3x512bytes nie wystarczy.
Na przykład, DSO z Tek ma 3.5KB pamięci.
Inne OSD posiada 100KB pamięci i więcej.
Pozdrowienia,
S |
| | Powrót do góry | | | pisoiu
Dołączył: 31 grudnia 2002
Posts: 900
Dzięki: 24
Miejsce: Rumunia
| | 03 czerwca 2004 8:11 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop cyfrowy oscyloskop adc chip FIFO FIFO oscyloskop cyfrowy oscyloskop FIFO chip chip chip oscyloskop oscyloskop na żeton |
|
| | alphi napisał: | | Cześć, wszystkim znane, które próbki adc chip być stosowane w tek cyfrowy oscyloskop: TDS220? |
Mam otworzył TDS2014 (4 kanał 1gsps), aby zobaczyć co jest w środku. Korzystają one z dwóch chipów dla każdej pary kanałów. To wydaje się, że jeden żeton jest wzmacniacz i pobierania próbek, a drugi FIFO. Wejście sekcji nie ma wielu elementów wokół, wszystkich są bierne. Jedynym aktywnych jeden wydaje się być AC / DC optomos przełącznika. Anyway, żetony są własnością wzorów, produkowanych przez krajowe. Nawet jednego bitu informacji na ich temat w sieci. I've załączeniu pic z nimi.
/ pisoiu
|
| | Powrót do góry | | | se06745
Dołączył: 03 cze 2004
Posts: 26
| | 03 czerwca 2004 10:33 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop RIS |
|
| Cześć!
Dlaczego wszystkie oscyloskopów są ograniczone 5 V-5V?
Oryginał nie mają tych niskiego napięcia limitu.
dzięki
 |
| | Powrót do góry | | | pisoiu
Dołączył: 31 grudnia 2002
Posts: 900
Dzięki: 24
Miejsce: Rumunia
| | 03 czerwca 2004 10:48 Re: Cyfrowy oscyloskop Project | | |
|
| Zakładam, że mówi pan o granicach napięcia wejściowego. Nie wszyscy mają tego ograniczenia, ale o wysokiej wydajności z nich. Jest tak dlatego, że wysoka wydajność oscyloskopów mają bardzo szerokie pasmo wejściowe. W celu osiągnięcia tego celu i dobra liniowość w całym freq. zasięgu, wejście wzmacniacza musi niskonakładowe kapacytancji. Ochrony układów wysokiego napięcia, do setek wolt dodać undesired kapacytancji do wejścia. A poza tym, jest niepraktyczny. Jeśli spędza dużo pieniędzy na pasmo 1GHz DSO, głównie będziesz środka wysoki freq. Sygnały, które są niskie napięcie niż to, co jest w sieci. Dla wyższych napięć, 1:10 lub wyższej stawki Divider sondy są dostępne anyway.
/ pisoiu |
| | Powrót do góry | | | Skov
Dołączył: 15 marca 2003
Posts: 7
| | 03 czerwca 2004 11:13 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop impedancji |
|
| Zazwyczaj wejściowego łańcucha oscyloskopów ma niską odporność (50 .. 150 Ohm), zgodnie z niskiej impedancji kabla
, który jest podłączony do oscyloskopu. W rozproszeniu władzy wejściowego łańcucha jest ograniczona. |
| | Powrót do góry | | | monnoliv
Dołączył: 09 marca 2004
Posts: 100
Dzięki: 3
Lokalizacja: Belgia
| | 03 czerwca 2004 15:23 Re: Cyfrowy oscyloskop Project | | | tagi: DSO schematyczne schematy DSO |
|
| Skov? Widziałem kilka z OSD 1Meg Impedancja wejściowa.
martingn, chodzi o ACEX 1K EP1KX0, jeśli I've dobrze zrozumieć strucure tego urządzenia, to musi być skonfigurowany na każdym włączeniu zasilania. Jak ten z wbudowanego procesora, EEPROM? Czy masz jakieś schematy?
Pozdrowienia, |
| | Powrót do góry | | | ME
Dołączył: 14 marca 2002
Posts: 1783
Dzięki: 13
| | 03 czerwca 2004 15:41 Re: Cyfrowy oscyloskop Project | | | tags: oscyloskop oscyloskop dopasowania impedancji impedancja dopasowania impedancji pasujące z oscyloskopu |
|
| | Skov napisał: | Zazwyczaj wejściowego łańcucha oscyloskopów ma niską odporność (50 .. 150 Ohm), zgodnie z niskiej impedancji kabla
, który jest podłączony do oscyloskopu. W rozproszeniu władzy wejściowego łańcucha jest ograniczona. |
To nie jest prawda, zazwyczaj z oscyloskopów Impedancja wejściowa wynosi 1 MΩ | | ~ 10-100 pF.
Korzystanie 1:10 sond, z Impedancja wejściowa wynosi 10 MΩ i capitance jest niższy niż 1:1 z sond, z 1:100 sond, z Impedancja wejściowa wynosi 100 MΩ i capitance jest nawet niższa od 1:10 do sondy.
OSD jak Tektronix TDS TDS 1000 i 2000 na przykład seria ma Impedancja wejściowa 1 MΩ | | 20 pF.
Jeśli jesteś zainteresowany trasferring maksymalnej mocy należy używać niskich impedances dla dopasowania impedancji, ale z oscyloskopów i voltmetres zainteresowania tylko w przekazywaniu maixmum napięcia, whitout rysunek wszelkie bieżące od źródła, a więc jest zwykle Impedancja wejściowa> = 1 MΩ. |
| | Powrót do góry | | |
|
|
|
