| Autor | Wiadomość |
|---|
anwei7208
Dołączył: 23 listopada 2006
Posty: 13
|  18 lipca 2009 20:21 soc ilm spotkanie | | |
|
| Cześć, jestem początkujący. I jestem naprawdę sfrustrowani spotkanie instrukcji obsługi Cadence.
Robię projekt podziału w podejściu oddolnym. Sub-bloki mają być w całości umieszczony i kierowane. Teraz muszę je połączyć. Podręcznik użytkownika Cadence mówi:
<<<<Po realizacji bloku, streszczenie powinno być opracowane dla każdego bloku, projekt poziomów, które będą wykorzystywane w górnym poziomie wykonania.
Na podejście oddolne, tworzenie najwyższej floorplan poziomu, na którym blok-abstrakty poziomie będzie wymieniony w top-level design. >>>>>
Co to znaczy? Jak tworzyć abstrakcyjne i jak mogę się do nich w górę projektowania poziomie? Instrukcji obsługi najczęściej mówi o odgórnych. My Top Design jest bardzo prosta, ale po prostu nie da się ich razem.
Puszka metalowa wszelki jeden współpracownik mi? Jestem naprawdę desparated.
Dziękuję bardzo |
|
| Powrót do góry | |
 |
Google
AdSense
| 18 lipca 2009 20:21 Reklamy | | |
|
|
|
|
| Powrót do góry | |
|
Shelby
Dołączył: 04 stycznia 2007
Posty: 76
Helped: 10
| 22 lipca 2009 4:00 soc grupowe spotkania | | |
|
| 1) Tworzenie górę Verilog poziomie, gdzie instanciate i połączyć wszystkie sub-bloki
2) Dla każdego z pod-bloku należy utworzyć następujące poglądy.
LEF - fizycznej informacje, takie jak wielkość, lokalizację PIN, blokady, itp ...
Zobacz Timing - Albo ILM lub ETM, które w końcu są w formacie. Lib formacie. To jest dla czasu szpilki IO każdego bloku
Zobacz SI - Albo ECO lub CDB modelu, jeśli wykonują analizy hałasu Celtic
3) są ładowane w górę Verilog poziomu i LEF / .lib modeli i można rozpocząć floorplanning na najwyższym poziomie. |
|
| Powrót do góry | |
|
