Regulamin | Ostatnio dodane | temat RSS | Szukaj | Rejestracja | Zaloguj

Synchroniczne i asynchroniczne projektu w SOC spotkanie


Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> synchroniczne i asynchroniczne projektu w SOC spotkanie
Autor Wiadomość
vlsitechnology



Dołączył: 01 listopada 2007
Posty: 262
Pomógł: 6


Post 06 listopada 2007 19:47

Synchroniczne i asynchroniczne projektu w SOC spotkanie


Jaka jest różnica między projektem synchroniczne i asynchroniczne

Jeśli mamy dwa zegary w synchronicznych projektowania wtedy będzie szansa, że my nie pochylać będą spełniały wymogi projektu po wykonaniu optymalizacji również to w tym czasie jak SHD i optymalizacji projektu?
może mi ktoś wytłumaczyć?
Powrót do góry
Google
AdSense
Google Adsense




Post 06 listopada 2007 19:47

Reklamy




Powrót do góry
Gliss



Dołączył: 22 kwietnia 2005
Posty: 670
Helped: 61
Lokalizacja: Boston


Post 06 listopada 2007 20:40

Synchroniczne i asynchroniczne projektu w SOC spotkanie


Synchroniczne systemy napędzane są przez sieci zegara. Asynchronous te nie są. SOC ma automatycznych narzędzi do analyzis czasu i optymalizacji. Możesz uruchomić te narzędzia w różnych punktach przepływu. Po syntezie drzewo zegara można przeprowadzić optymalizację jak klocki poruszając się i zmianę / dodanie buforów zegara.

Na przykład, jeśli jest zbyt wiele scew, można zastąpić i przekierowania projektu, zmiana systemu drzewo zegar, wykorzystują różne bufory / etc. Po wykonaniu tej optymalizacji prawdopodobnie używasz więcej przestrzeni i mocy,

Ponadto, większość dobrych bibliotek ASIC zawiera dwa razy buforów, po jednym dla ogólnego użytku i jeden specjalnie dla sygnałów zegar, upewnij się, że używasz odpowiednich nich.
Powrót do góry
Wersja arabska Wersja bułgarska Wersja katalońska Wersja w języku czeskim Wersja duńska Wersja niemiecka Wersja grecka Wersja anglojęzyczna Wersja hiszpańska Wersja fińska Wersja francuska Wersja Hindi Wersja chorwacka Indonezyjski wersji Wersja włoska Wersja hebrajska Wersja japońska Koreańskiej wersji Wersja litewska Wersja łotewska Wersja w języku niderlandzkim Wersja norweska Wersja polska Wersja portugalska Wersja rumuńska Wersja rosyjska Wersja słowacka Wersja słoweńska Serbski wersji Wersja szwedzka Wersja Tagalog Ukrainian version Wersja wietnamska Chinese version
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> synchroniczne i asynchroniczne projektu w SOC spotkanie
Strona 1 z 1

subj

text

All times are GMT 1 godzina
Podobne tematy:
Synchroniczne i asynchroniczne Design (10)
Synchroniczne kontra asynchroniczne informatyka (12)
Jaka jest różnica Cadence spotkanie SOC i pierwsze spotkanie (3)
synchroniczne i asynchroniczne (13)
Synchroniczne i asynchroniczne (4)
Różnica między soc spotkanie i pierwsze spotkanie (4)
@ ltera: Asynchronous vs synchroniczne Circuit Design (2)
Czy synchroniczne i asynchroniczne projektu preferowane? (3)
Synchroniczne i asynchroniczne State Machine Design-VHDL (5)
Sfrustrowane Oddolne partycji projektowania spotkanie SOC (1)


Abuse | | Administrator | | Moderatorzy | | Wspomóż nas | | mapa strony
wątek RSS