Forum elektronika

Regulamin | Ostatnio dodane | temat RSS | Szukaj | Rejestracja | Zaloguj

timer cyfrowy z JK flip flop


Post new topic Reply to topic EDAboard.com Forum Index -> Hobby scalone i małe projekty problemy -> timer cyfrowy z JK flip flop
Autor Wiadomość
Brąz



Dołączył: 22 marca 2007
Posty: 3


Post 13 października 2007 8:45

timer cyfrowy z JK flip flop


Czy ktoś może mi pomóc w budynku zegar cyfrowy za pomocą obwodu JK flip flop .. dzięki
Powrót do góry
Google
AdSense
Google Adsense




Post 13 października 2007 8:45

Reklamy




Powrót do góry
tvincent



Dołączył: 20 sierpnia 2007
Posty: 48
Pomógł: 1
Lokalizacja: Teksas


Post 13 października 2007 14:08

Re: cyfrowy zegar z JK flip flop


"D" jest najczęściej
Użyj wejścia zegar, połączenia wejściowego D nie "Q". W ten sposób podzielić całą dobę przez (2). umieścić dwa razem i będziesz musiał podzielić przez (4). i tak na

Tutaj jest inny link do JK's
http://www.play-hookey.com/digital/frequency_dividers.html

Hope this helps.
Powrót do góry
chaitu_88



Dołączył: 06 grudzień 2007
Posty: 2


Post 20 grudnia 2007 17:41

Re: cyfrowy zegar z JK flip flop


więc gdy u do tego AREU czy naprawdę sukces?
Powrót do góry
Wersja arabska Wersja bułgarska Wersja katalońska Wersja w języku czeskim Wersja duńska Wersja niemiecka Wersja grecka Wersja anglojęzyczna Wersja hiszpańska Wersja fińska Wersja francuska Wersja Hindi Wersja chorwacka Indonezyjski wersji Wersja włoska Wersja hebrajska Wersja japońska Koreańskiej wersji Wersja litewska Wersja łotewska Wersja w języku niderlandzkim Wersja norweska Wersja polska Wersja portugalska Wersja rumuńska Wersja rosyjska Wersja słowacka Wersja słoweńska Serbski wersji Wersja szwedzka Wersja Tagalog Ukrainian version Wersja wietnamska Chinese version
Post new topic Reply to topic EDAboard.com Forum Index -> Hobby scalone i małe projekty problemy -> timer cyfrowy z JK flip flop
Strona 1 z 1

subj

text

All times are GMT 1 godzina
Podobne tematy:
wymagają do pracy RS flip flop z 555 (2)
JK i SR flip flop wyprowadzenie z D flip flop (2)
Generowania Zegar z JK flip flop (3)
Synteza DC synchronizacji D-flip-flop mapy do unnexpected flop ... (2)
D Flip Flop z zaprogramowanych i jasne ... (9)
Hold Flip Flop z async jasne (3)
Wszystkie klapki plażowe wewnątrz FPGA są D flip flop? (7)
Skanowanie sieci mieszanej krawędzi zegar flip-flop (8)
Jak zaprojektować D flip-flop z zestawu i reset na TSPC (1)
flip flop (2)


Abuse | | Administrator | | Moderatorzy | | Wspomóż nas | | mapa strony
wątek RSS