Regulamin | Ostatnie posty | temat RSS | Szukaj | Zarejestruj | Zaloguj

projektowanie cpu



Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> projektowania cpu
Wersja arabska Wersja bułgarska Polish version Wersja czeska Wersja w języku duńskim Wersja niemiecka Wersja grecka Wersja anglojęzyczna Wersja hiszpańska Wersja fińska Wersja francuska Hinduski wersji Chorwacki wersji Indonezyjski wersji Wersja włoska Hebrajski wersji Japońskiej wersji Koreańskiej wersji Wersja litewska Wersja łotewska Wersja w języku niderlandzkim Wersja w języku norweskim English version Wersja portugalska Wersja rumuńska Rosyjska wersja Wersja słowacka Wersja słoweńska Serbski wersji Wersja szwedzka Tagalski wersji Ukraińska wersja Wietnamski wersji Chiński wersji
Autor Wiadomość
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 05 lipca 2002 10:49 projektowania cpu

Teraz mam preject do zaprojektowania 64-bitowych procesorów. Mam pewne pytanie do kogo zwrócić się mają doświadczenie w prowadzeniu that.pls pm do mnie, jeśli masz doświadczenie z tego zadowolony i pomóc innym.
Powrót do góry
gabby



Dołączył: 18 marca 2002
Posts: 97
Lokalizacja: Izrael


Post 05 lipca 2002 11:05

Cześć

masz jakieś info o VHDL rdzenia procesora pod adresem:

www.opencores.org

również możesz poprosić tam.

Z pozdrowieniami.
Powrót do góry
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 05 lipca 2002 14:48
tagi: jak zaprojektować cpu

Najpierw podziękowania dla Gabby.
Teraz jestem z udziałem w tworzeniu prawdziwego bardziej skomplikowane niż wbudowany procesor CPU. To jest zgodne z Intel IA64.So teraz chcę się z przyjaciółmi, którzy w pracy lub Intel ibm.I trzeba wiedzieć w jaki sposób projektowania takich CPU.
Powrót do góry
Ace-X



Dołączył: 25 stycznia 2002
Posts: 590
Dzięki: 26


Post 05 lipca 2002 15:53

IA-64? Very Happy

Nr szanse! Prawdopodobnie jest to najbardziej skomplikowana procesor na rynku. Obsługuje kodu dynamicznego tłumaczenia z kodem x86 (architektura CISC) do wewnętrznej VLIW reprezentacji. I powiem ci więcej: Głównym powodem, dlaczego nie jest dostępne komercyjnie VLIW procesorów jest fakt, że tego rodzaju procesora wymaga bardzo skomplikowane kompilator, że będą mogli patrzeć przez różne oddziały w algorytmu i przetłumaczyć go na długo słowo polecenia. Te chłopaki (Intel i HP) nawet bardziej szalonych rzeczy - są realizowane w tym kompilator sprzętu! Są to zaprojektowane przez kilka lat.
A teraz, jak myślisz, kiedy będziesz zakończeniu tego projektu? Mam nadzieję, będzie w 20 lat, jeśli będziesz mieć szczęście!?

Z życzeniami,

Ace-X.
Powrót do góry
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 05 lipca 2002 16:25 Nie jestem jokerem.
tagi: jak zaprojektować cpu

Jestem poważnie. Jeśli ktoś jest zainteresowany mi pls pm do mnie. Teraz mamy doświadczenie dla rozwoju chinset o 4 miliony bram i chciał zrobić coś więcej. Teraz ja jestem dla projektowania nowych CPU i chcą poznać różnicę między chipsetem i procesora. Chcę znać podstawowe dla projektowania takich CPU Especialy sposobu projektowania niskie makro mają takie alu.We użyciu synopsys dc i designware. Ale myślę, że nie jest właściwą metodą dla procesora CPU, ponieważ ma o wiele więcej bramek niż chipsetem i więcej dokładnie czas ograniczeń. Jeśli ktoś ma takie doświadczenie pls pm do mnie.
Powrót do góry
ASIC



Dołączył: 18 maja, 2001
Posts: 220


Post 05 lipca 2002 17:23

Ace-X, tylko dlatego, że nie można zrobić, nie oznacza, że nie może yechen. [Niestety As-X, I cofnąć niektóre moje słowa, to nie rozumie w złej formie]

Ponadto, większość DSPs, jak TI serii 6000 są WLIW, TI i kompilatory C są aktualnie dostępne i pracy dzisiaj. Wreszcie, jeśli chip jest kompatybilny IA64, Borland lub M $ to nie kompilator. Yechen nie będą musiały niepokoić Wink


yechen, The verilog kod Sun UltraSparcm IIE procesora jest dostępny za darmo do pobrania w Sun stronie internetowej. Ponadto, można spojrzeć na Leon procesora. To HDL źródłowy jest dostępny za darmo. Oba procesory zostały wykonane przy użyciu HDL i obie pochodzą z ynop $ $ ys DC skrypty. DW nr choć Uśmiechać się

Jeśli chodzi o architekturę procesora, nie jestem zaznajomiony z IA64, ale nie był to Intel pomysłem pozbyć x86 kodów razem? Bez tego aktu śmieci, CPU będzie tylko połowa rozmiaru, może korzystać 20% kroków w przygotowaniu i konsumować 1 / 4 mocy? Z tego co widzę, a WLIW procesor będzie o wiele prostsze niż budować x86.

Może możesz mi w kierunku niektórych IA64 PROSPEKTY?

Wreszcie, nie byłoby Intel sue your ass off, jeśli się klon IA64?


ASIC

Ostatnio edytowane przez ASIC na 07 lipca 2002 16:05; edited 1 raz w sumie
Powrót do góry
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 06 lipca 2002 2:56

Dzięki ASIC. Ja będę zadowolony myśleć poprzez słońca procesora.
BTW ktoś może wskazać kilka najlepszym narzędziem do projektowania cpu? Jeśli mogę kupić i będą dzielić się ze wszystkimi tutaj.
Powrót do góry
ntxp



Dołączył: 29 maja 2002
Posts: 57


Post 06 lipca 2002 4:01
tagi: jak zaprojektować cpu

Ponieważ procesor Sparc pochodzi z Verilog RTL, myślałem taki procesor może być zaprojektowane przy użyciu prądu stałego, jednak jeśli trzeba zaprojektować coś więcej gęsta i pakowane jako klon IA64, niektóre mogą wymagać niestandardowe makra zaprojektowane, i oznacza, że wróci do Schemat układu edytorem i prymitywne, więc jeśli trzeba, aby uruchomić projekt, chciałbym korzystać z tradycyjnych narzędzi, takich jak DC, Cadence i Avant (oh.. SNPS jest teraz).

Innym dobrym przykładem handlowych VLIW jest Trimedia Philips ma kompilator budowy i wiem, co najmniej jeden Trimedia klon, który został zaprojektowany przez Pakistan firmy (nie rakietowych technologii), to tylko sprawia, klon i użytkownik musiał użyć Trimedia's kompilacji narzędzi , tak również nikt nie musi się martwić o oprogramowanie chyba u wanna dobiegu Twoje nowe VLIW.

BTW, możesz znaleźć interesujące książki przy projektowaniu architektury swojego klona:
Architektura komputerów - podejście ilościowe (3rd Edition)
Design of Complex Embedded Systems

Projekt Cool!

ntxp.
Powrót do góry
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 06 lipca 2002 14:27

Teraz jestem po prostu zastanawiasz się do projektowania makro. Czy istnieje komercyjne narzędzie do projektowania.
BTW nie jesteśmy klonem IA64.
Powrót do góry
Ace-X



Dołączył: 25 stycznia 2002
Posts: 590
Dzięki: 26


Post 06 lipca 2002 14:29

Tylko do jasnej sytuacji:
-------------------------
Mówiłem, że nie chodzi o problemy z kompilatory dla IA64 - dowolny kompilator dla x86 będzie działać OK, ale o jego wewnętrzną strukturę - część IA64 pracuje jako kompilatora, które przekładają x86 komend wewnętrznych VLIW (EPIC) reprezentację! Jednej strony jest to najbardziej skomplikowana część IA64 procesora!

Dotyczą Trimedia, MediaEngine, TI i inne - wszystkie te procesory DSP, lub być bardziej zbliżony do naszego tematu - są SIMD (Single Instruction Multiple Data) - jest to naturalny sposób, aby uzyskać zysk VLIW architektura bez ponad -skomplikowane kompilatora. Ale powiedział o kompilatory dla ogólnego VLIW procesorów! Znowu, nie wiesz, dlaczego nie ma czystego VLIW ogólnego przetwórcy (chyba, Multiflow - ale ta firma zniknęła z rynku)? Anyway, I, pod warunkiem, ze ten przykład kompilator tylko wyjaśnić, jak skomplikowana jest natura IA64. Daj się pod tym adresem URL, aby je wyczyścić: http://developer.intel.com/design/itanium/idfisa/index.htm

Więc moja rada jest, aby rozpocząć nie IA64, ale z każdą inną architekturę. with processor design). IA64 to najgorszy wybór dla nowicjuszy w procesor projektowania (w miarę zdałem sobie sprawę, że to pierwsze doświadczenie z procesorem yechen design).

is right - you'd better start with this nice book from David Patterson and John Hennessy: A ntxp ma rację - to lepiej zacząć od tego nice książka David Patterson i John Hennessy:
http://www.amazon.com/exec/obidos/ASIN/1558605967/qid=1025958103/sr=8-1/ref=sr_8_1/104-0586871-8110369
Będzie Ci kilka pomysłów na temat szczegółów architektury nowoczesnej uP.

Z życzeniami,

Ace-X.
Powrót do góry
Dainis



Dołączył: 15 maj 2001
Posts: 1451
Dzięki: 56


Post 06 lipca 2002 18:59

Wygląd:
h ** p: / / w * wf-cpu.org /
h ** p: / / w * w.fpgacpu.org / links.html
Powrót do góry
ntxp



Dołączył: 29 maja 2002
Posts: 57


Post 08 lipca 2002 4:55

Ace-X Dziękujemy za dobre wskazówki.

Myślałem yechen będzie budowa kolejnego transmeta i byłoby cool mieć taki sen.

Wrócić do rzeczywistości, Zgadzam się, że nawet IA64 ISA kompatybilnych do niego (nie wspominając nawet wykonywania zgodności) jest to wielkie zadanie. Jeśli yechen naprawdę interesuje ten projekt, myślę, że powinien zebrać grupę ludzi, aby zrobić to jak F-CPU, inaczej As-X rzut 20 lat na to zadanie jest zbyt optymistyczne.

Wielki sen anyway,

ntxp
Powrót do góry
zhoury



Dołączył: 25 kwietnia 2002
Posts: 27


Post 08 lipca 2002 15:25

Dzięki przede wszystkim.
Tak, mamy dużo ludzi tego project.And Ja ładowania EDA dla tego projektu. Więc ja jestem bardzo zainteresowany takim ASIC projektowania przepływu. Powiedz naprawdę nie jestem zaniepokojenie architektury IA64 posiadają complexity.We wielkim człowiekiem dla tego wzoru. Kompilator jest zbyt pytanie. Teraz tylko zastanawiam się, co jest specjalnego procesora dla projektowania i wzornictwa normalnych cyfrowych circuit.I oznacza projektowania przepływu i narzędzi EDA.
Nie jesteśmy klonowania IA64. Jesteśmy po prostu chcą zaprojektować IA64 compatibal cpu.Performance może nie odpowiadać up.It 's startup.For nas jest dużo compatibal ważne.
Powrót do góry
farmerwang



Dołączył: 29 maja 2002
Posts: 60
Dzięki: 1


Post 25 lipca 2002 6:02

Chyba u muszą pracować na akademickich orgnization. Dla firmy, która chce zarobić trochę pieniędzy z niego produkt nie będzie wybrać taki projekt. CPU projektowania jest bardzo skomplikowana, niż wiele możesz sobie wyobrazić, to uznają to za swój projekt zaliczek. Mocno agress z ACE-x kilku punktów. Miałem envovled w procesor projektu 3 lat, jest w pełni kompatybilny embbed procesora MIPS, to wzięli nas 2 lata, zanim będzie można uruchomić na WinCE GUI na FPGA prototypu. 3 obroty ponownie mieć miejsce przed rdzenia staje się stabilny. W wąskim gardłem będzie weryfikacji, a nie wzoru (jeśli i nie dążą do wysokich częstotliwości zegara). Myślę firma nie może sobie pozwolić na taki projekt bez rządu tle.
Powrót do góry
Post new topic Reply to topic EDAboard.com Forum Index -> ASIC Design Methodologies & Tools (Digital) -> projektowania cpu
Strona 1 z 1 Wszystkie czasy w strefie GMT 2 godziny


Nadużycie | | Administrator | | Moderatorzy | | Wspomóż nas | | sitemap
wątek RSS