składane Verilog ( "begin" - "end") kod G |
| ||
| All times are GMT 1 godzina |
Czego "ECL", "CML", "LVDS" (6) Jak korzystać z 2 "clk" w jednym "proces"! ? (6) "Active" i "pasywny" filtr desi PLL (7) Jak korzystać z VCO "dig_vco" w "ahdlLib"? (1) może "if" zastępuje się "do pętli" w (16) Jak "Zaznacz wszystko" w "VI"? (6) "Pakiety" i "rozpakowany" w radix rozmowy (1) "Lead" lub "lag" w detektor fazy? (4) P & R tylko "LEF pliku i NIE" Lib "(4) Jak można mierzyć "moc" i "SWR" do mrówek (4) |